Biestable R-S con puertas NOR.
El Biestable R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con dos salidas Q Ǭ (una la complementaria de la otra), compuesto de dos puertas NOR acopladas tal y como muestra la figura. Se puede observar que la salida de cada puerta NOR se conecta a la entrada de la puerta opuesta.

El funcionamiento del biestable RS con entrada activa a nivel alto se deriva del comportamiento de la puerta NOR (ver tabla de verdad de la figura anterior). Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a ‘0’ la salida será la inversa de la otra entrada. En consecuencia si en el biestable R y S son ‘0’, la salida del circuito se mantendrá en el estado en el estuviera (ver tabla de verdad del biestable en la anterior figura). Si la entrada R del biestable se pone a ‘1’ mientras que la entrada S permanece a ‘0’, la salida Q se pondrá a ‘0’ sin importar su estado previo (en una puerta NOR en cuanto hay una entrada a ‘1’ la salida es ‘0‘) y a su vez la salida negada, Ǭ se pondrá a ‘1‘, el biestable pasará al estado de Reset. Si ahora R vuelve a ‘0’ el circuito entrará de nuevo en su modo de memoria. De manera similar si S se lleva a ‘1’ mientras R permanece a ‘0’, entonces la salida negada Ǭ se pondrá a ‘0’, con lo que la salida Q se colocará a ‘1’. En resumen el funcionamiento del latch es el siguiente:
• La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).
• La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ).
• Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).
• Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Ǭ =0).

El biestable R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lógico biestable
compuesto de dos puertas NAND acopladas tal y como muestra la figura:
Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si bien una
puerta NOR se asemeja a un inversor cuando una de sus entradas está conectada a ‘0’, la puerta
NAND se asemeja a un inversor cuando una de sus entradas está conectada a ‘1’ (ver tabla de
verdad de una puerta NAND en la figura 3-4). Por tanto el modo de memoria del latch (Qn=Qn-1)
corresponde en este caso con las dos entradas a ‘1’. Si la entrada Ŝ se lleva a nivel bajo ‘0’ la salida
Q se pone a ‘1’ (SET) y si la entrada R se lleva a nivel bajo ‘0’ la salida Q será ‘0’ (RESET). De ahí que
a este latch se le dé el nombre de biestable con entrada activa a nivel bajo.

Biestable R-S con puertas NAND.

El biestable R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lógico biestable compuesto de dos puertas NAND acopladas tal y como muestra la figura:
Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si bien una puerta NOR se asemeja a un inversor cuando una de sus entradas está conectada a ‘0’, la puerta NAND se asemeja a un inversor cuando una de sus entradas está conectada a ‘1’ (ver tabla de verdad de una puerta NAND en la figura 3-4). Por tanto el modo de memoria del latch (Qn=Qn-1) corresponde en este caso con las dos entradas a ‘1’. Si la entrada Ŝ se lleva a nivel bajo ‘0’ la salida Q se pone a ‘1’ (SET) y si la entrada R se lleva a nivel bajo ‘0’ la salida Q será ‘0’ (RESET). De ahí que a este latch se le dé el nombre de biestable con entrada activa a nivel bajo.

Biestable R-S con entrada de habilitación.

A menudo resulta de utilidad poder controlar el funcionamiento del biestable de manera que las entradas se puedan activar en unos instantes determinados. El diagrama y el símbolo lógico de un biestable con entrada de habilitación se muestran en la figura. Las entradas S y R controlan el estado al que va a cambiar el biestable cuando se aplica un ‘1’ en la entrada de habitación (E, enable). El biestable no cambiará de estado hasta que la entrada E esté a nivel alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de entradas.

Cuando la señal de habilitación E esté a nivel bajo, las señales Ŝ y Ř estarán a nivel alto sin importar el valor de las entradas R y S. Esto coloca al biestable en su modo de memoria, evitando que la salida cambie de estado. Cuando se activa la entrada de habilitación, las señales R y S se invierten y se aplican al biestable Ŝ - Ř, es decir, el circuito actúa como un biestable R-S con entrada activa a nivel alto. La tabla de verdad se puede apreciar en la figura. 2.4.

Biestable "D" con entrada de habilitación.

Existe otro tipo de biestable con entrada de habilitación que se denomina biestable D. Se diferencia del biestable S-R en que sólo tiene una entrada (D), además de la de habilitación (E). La figura muestra el diagrama, el símbolo lógico y la tabla de verdad de este tipo de biestable.

Al igual que antes, cuando la entrada de habilitación E está a nivel bajo las señales Ŝ y Ř estarán a nivel alto y la salida del circuito no variará (modo memoria). Si la habilitación está activa, la entrada D determina el valor de las señales Ŝ y Ř. Si D es ‘1’ Ŝ será ‘0’ y Ř ‘1’, lo que realizará el SET del circuito (Q=’1’). Si D es ‘0’ Ŝ será ‘1’ y Ř ‘0’, lo que pondrá el circuito a RESET (Q=’0’). En resumen cuando la habilitación (E) está activa la salida Q toma el valor de la entrada D, y cuando está desactiva, la salida permanece en su estado anterior. Este dispositivo también es conocido como báscula D transparente y se emplea para almacenar un bit de información.

Un sistema síncrono sólo procesa las señales de las entradas en unos instantes determinados. Estos instantes vienen determinados por la señal periódica de reloj (CLK). Los dos tipos de sincronismo que vamos a encontrar son:

• Sincronismo por nivel. Cuando el reloj está en nivel activo, el sistema secuencial procesa las señales de entrada.
• Sincronismo por flancos. En el instante en que se produce un cambio en el reloj, ya sea de flanco de subida (↑) o de bajada (↓), se procesan las señales de entrada.

Biestables síncronos por nivel

Un biestable RS síncrono se obtiene a partir de uno asíncrono, añadiendo en cada una de las entradas de disparo una puerta lógica gobernada por la señal de reloj (señal CK). Para el caso del biestable RS asíncrono en puertas NAND obtendremos el circuito de la figura.
Veamos cómo funciona:

• Durante el nivel alto de la señal de reloj (CLK 1) el valor de las entradas de disparo R y S pasa al interior del circuito (formado por el biestable RS asíncrono); fíjate que las entradas pasan al interior como Ŝ y Ř, tal y como se ha visto para este biestable RS en puertas NAND. Los valores de salida del biestable dependerán de la combinación RS durante este nivel alto de la señal de reloj.

• Durante el nivel bajo de la señal de reloj (CLK a 0) en las entradas del biestable RS asíncrono tendremos un 1 en cada una, y para esta combinación ya hemos visto que las salidas mantienen su estado (no cambian).

En este tipo de biestables, las entradas de disparo pasan a llamarse entradas síncronas, ya que están gobernadas por la señal de reloj. El biestable RS síncrono de la figura es un biestable sincronizado por nivel (en este caso por nivel alto), ya que es en este nivel cuando el biestable puede cambiar sus salidas, permaneciendo inalterable a las combinaciones de entrada cuando el reloj está a nivel bajo. A estos biestables también se les suele denominar biestables activos por nivel. En los biestables activos por nivel, éste puede ser el nivel alto o nivel bajo.

Biestables síncronos por flancos.

En muchas situaciones es necesario sincronizar el funcionamiento de muchos circuitos diferentes y resulta de utilidad poder controlar el momento en el que un circuito cambiará de estado. Algunos biestables están construidos de manera que sólo cambian de estado ante la aplicación de una señal de disparo, en concreto ante el flanco de bajada o de subida de una señal de entrada llamada reloj (CLK). Estos biestables reciben el nombre de biestables disparados por flanco, o más comúnmente flip-flops. El término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo (reloj), es decir, los cambios en la salida se producen sincronizadamente con el reloj.

Podemos encontrar dos tipos de flip-flops:

• Los que son disparados por el flanco de subida de la señal de reloj.
• Los que son disparados por el flanco de bajada de la señal de reloj.

Biestable S-R disparado por flanco.

Se asemeja al biestable R-S excepto en que el circuito sólo responde a sus entradas en el flanco ascendente o descendente de la señal de reloj. Los símbolos gráficos de la figura se asemejan a los de los biestables con entrada de habilitación, excepto en que esta última entrada se reemplaza por una entrada de reloj.

En ausencia de la transición de reloj el flip-flop permanece en su modo de memoria, como se aprecia en el diagrama de la figura, correspondiente a un flip-flop disparado con flanco de subida.

El funcionamiento de un flip-flop R-S activado por flanco descendente es, por supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada de la señal de reloj (cuando cambia de ‘1’ a ‘0’).

Flip-flop D disparado por flanco.

Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente (según el tipo de flip-flop) de la señal de reloj (CLK). En la figura se observa el símbolo lógico y la tabla de verdad de un flip-flop tipo D disparado por flanco ascendente. El funcionamiento de un flip-flop D disparado por flanco ascendente se resume en la figura:

Flip-flop J-K disparado por flanco.

El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el problema de tener una salida indeterminada cuando las entradas se encuentran activas a la vez. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. En este dispositivo cuando las dos entradas se colocan a nivel alto la salida cambia al estado opuesto al que se encontraba. A este modo de funcionamiento se le denomina modo de basculación.

La tabla de transición muestra las características de un flip-flop J-K disparado por flanco ascendente. La figura ilustra el funcionamiento del flip-flop J-K disparado por flanco ascendente y su símbolo lógico. El flip-flop J-K es uno de los flip-flops más ampliamente utilizados.

Flip-flop T.

Existe otro tipo de flip-flop con una única entrada (T). El comportamiento de un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De este modo, si la entrada T presenta un nivel bajo ‘0’ el dispositivo está en su modo de memoria, y si al entrada T se encuentra a nivel alto ‘1’ el dispositivo cambia de estado, es decir la salida bascula. En la figura se aprecia este comportamiento y el símbolo lógico.